<em id="hvzpy"><ol id="hvzpy"><thead id="hvzpy"></thead></ol></em>
<sup id="hvzpy"></sup>

<dl id="hvzpy"><menu id="hvzpy"><thead id="hvzpy"></thead></menu></dl>

<div id="hvzpy"><tr id="hvzpy"></tr></div>

    <em id="hvzpy"></em>
     
     

    ?忨????? ??04XIXC7V0270
    ????? ID??270?????????????????????ú???????????????????????????????????????? ?????????? ????????

    VC709E ????? ????FMC????Xilinx Vertex-7 FPGA V7 XC7VX690T PCIeX8 ????

     

    ????忨???? 
          ???忨????Xilinx?????FPGA XC7VX690T-FFG1761 о??????PCIeX8??64bit DDR3????2GByte??HPC??FMC?????????忨??????????????????windows??

    ??????????????? 
        1?????PCI-E???????PCI-E 8x?????PCI-E 3.0??
        2?????FMC-HPC????VADJ????1.8V??
        3??????????1·SFP+????飬?????????10Gbps??
        4???忨????????2·SFP+????飬?????????10Gbps??
        5?????JTAG????
        6?????????64bit??2GB??DDR3??
        7?????1GHz?????1.2GHz
        8?????BPI??????????
        9??????????????????????? 
    ?????????????: 
        1?? DDR3 IP?????PCIe IP?????
        2????????????翪??
        3?? FMC??????ADC??DAC?????????????????? 
    ???????Virtex7?? PCI-E 3.0 ???????????? IP????
        ???忨 ????Virtex7 XC7V690T-FFG1761??????PCIe ??壬?忨??????£?
        1?????PCI-E???????PCI-E 8x?????PCI-E 3.0??
        2?????FMC-HPC????VADJ????1.8V??
        3??????????1·SFP+????飬?????????10Gbps??
        4???忨????????2·SFP+????飬?????????10Gbps??
        5?????????64bit??2GB??DDR3??
        6?????JTAG????
        7?????BPI??????????
    ???????????V7 ??FPGA??????PCIe DMA IP

    1. ???8.0Gbps??Gen3??at x8,x4,x2??x1??????????Kintex-Ultrascale??Virtex-7 GTH?????FPGA
    2. ???5.0Gbps??Gen2??at x8,x4,x2??x1??????????Kintex-Ultrascale??Virtex-7 GTH??Virtex-7 GTX??Kintex-7 GTX??Zynq-7045?????FPGA
    3. ???5.0Gbps??Gen2??at x4,x2??x1??????????Artix-7??Zynq-7030?????FPGA
    4. ????PCIE3.0Э?飻?????Ч???256 Byte?????MSI??INT???

    AXI????

    1. ???????AXI4-Lite Slave???????????????
    2. ???????AXI4-Lite Master????????????????????
    3. ??????4??AXI4 Master???
    4. ??????4??AXI4 Slave???
    5. ??????4??AXI4 Stream input ??Stream output???
    6. AXI4 Master??Slave??Stream ??????64bit??128bit??256bit??????
    7. AXI4 Master??Slave???????ó?AXI3???

    ?????

    1. ???PCIE?????AXI4-Lite Slave???????????????
    2. ????4KBytes????????????
    3. ????4KBytes??PCIe??????
    4. 8KBytes??????????????????

    DMA???棺

    1. ??????8???????????DMA????
    2. ??????4GBytes??????????????
    3. ??????16??outstanding???????д????
    4. ???Completion??????
    5. ???????????????????PCIe????AXI4 Master????Stream input??output????????????
    6. ????Scatter-Gather DMA?????????????????????DMA????
    7. ?????DMA?????????????????????????????
    8. ?????DMA????????DMA?????DMA???????

    ?????V7 ??е?FPGA??????TCPIP ??IP core
      ???
        1.???????10G MAC
        2.???tcp????????8????????????????????????IP??????????VLAN ID???????????????
        3.???9K????????
        4.???VLANs
        5.???ARP
        6.??XGMII??????????10G PMA-PCS PHY
        7.?????????156.25MHz??64bit??axi4??stream???????????????
        8.????????32bit??axi4-Lite???Э???????ip??
        9.?????????????156.25MHz??128bit??axi4-stream
        10.???128????????????????????TCP???????????????????????κ???????
        11.????????????????????
        12.??????????TCP???MSS??????, VLAN PCP ?? VLAN DEI
        13.??????????????????????ó????????????(MSS)?е???????????
        14.??????TCP?????????:???????????????

          ???????? ???????忨?????IP???? ??????????????????????? ????IP???????Virtex7??У??????????????о?????? ??Ultrascale??С?

    ?? ???????
          ???????紦????
    ??   ???????????????
          Net FPGA
    江苏快3分析软件

    <em id="hvzpy"><ol id="hvzpy"><thead id="hvzpy"></thead></ol></em>
    <sup id="hvzpy"></sup>

    <dl id="hvzpy"><menu id="hvzpy"><thead id="hvzpy"></thead></menu></dl>

    <div id="hvzpy"><tr id="hvzpy"></tr></div>

      <em id="hvzpy"></em>

      <em id="hvzpy"><ol id="hvzpy"><thead id="hvzpy"></thead></ol></em>
      <sup id="hvzpy"></sup>

      <dl id="hvzpy"><menu id="hvzpy"><thead id="hvzpy"></thead></menu></dl>

      <div id="hvzpy"><tr id="hvzpy"></tr></div>

        <em id="hvzpy"></em>